FPGA開發(fā)工程師班 |
入學(xué)要求: |
理工科類專科（包括專科）以上學(xué)歷，有C語言硬件電路基礎(chǔ)，通過入學(xué)測驗。 |
|
就業(yè)承諾 |
|
對學(xué)員進(jìn)行職業(yè)素養(yǎng)教育；根據(jù)學(xué)院實際情況建立學(xué)員就業(yè)檔案，確保準(zhǔn)確的為學(xué)員提供就業(yè)服務(wù)，保證就業(yè)質(zhì)量。 |
| 教學(xué)質(zhì)量保障 |
◆ 我們采用3.0的教學(xué)方式，教學(xué)過程中特別注重實驗教學(xué)，讓學(xué)員在實踐中迅速提高；
◆ 提供學(xué)員職業(yè)素養(yǎng)教育；
◆ 培訓(xùn)合格學(xué)員可推薦就業(yè);
◆ 培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
◆ 培訓(xùn)結(jié)束后免費(fèi)提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果 |
|
開課時間 |
課時：脫產(chǎn)學(xué)習(xí)1個月時間；開課時間：2025年5月1日--即將開課--........................(歡迎您垂詢，視教育質(zhì)量為生命！)
詳情請聯(lián)系負(fù)責(zé)老師：021-51875830 趙老師 手機(jī)：15921673576/13918613812 |
|
上課地點： |
| 上課地點：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站)
【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路)
【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） |
|
學(xué)費(fèi)優(yōu)惠措施 |
| 兩人同時報名，享受95折優(yōu)惠；三人及三人以上同時報名，享受9折優(yōu)惠。 |
各階段課程安排說明 |
● 課程目標(biāo)
通過本課程的系統(tǒng)學(xué)習(xí)，可以使學(xué)員由淺入深的掌握FPGA設(shè)計的方方面面，能夠獨(dú)立勝任FPGA系統(tǒng)硬件設(shè)計、邏輯設(shè)計和系統(tǒng)設(shè)計等方面的工作。課程目標(biāo)包括：
1. 精通電路設(shè)計EDA軟件的操作與使用；
2. 掌握FPGA核心電路以及外圍接口電路設(shè)計方法；
3. 掌握FPGA硬件電路的調(diào)試方法和技巧；
4. 精通硬件描述語言Verilog HDL的設(shè)計和仿真；
5. 精通基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計方法；
6. 精通基于FPGA的信號處理系統(tǒng)設(shè)計方法；
7. 掌握基于FPGA的SoPC系統(tǒng)設(shè)計方法；
8. 掌握FPGA與其他處理器，如ARM、DSP等互聯(lián)系統(tǒng)的設(shè)計開發(fā)；
9. 掌握FPGA實際項目案例開發(fā)流程。
◆ 就業(yè)方向
消費(fèi)類電子、工業(yè)控制、軍工企事業(yè)、電信/網(wǎng)絡(luò)/通訊、航空航天、汽車電子、醫(yī)療設(shè)備、儀器儀表等行業(yè)。
◆ 收入待遇
FPGA相關(guān)行業(yè)的工程師指導(dǎo)薪金在3500-10000元，實際情況會根據(jù)企業(yè)的性質(zhì)、所處地區(qū)、行業(yè)、企業(yè)的實際情況及員工的個人能力有所差別，具體以學(xué)員與企業(yè)簽訂的勞動合同為準(zhǔn)。
◆ 報名贈送： FPGA培訓(xùn)教材，F(xiàn)PGA開發(fā)軟件工具，F(xiàn)PGA實驗開發(fā)板
◆ 就業(yè)保障:
1、和諸多FPGA公司良好的合作關(guān)系。
2、簽署FPGA就業(yè)保證協(xié)議，提供就業(yè)保障。
◆培訓(xùn)特色
1，項目案例解析+公司實戰(zhàn)演練
2，定制化課程+實際方案解決
3，求職指導(dǎo)+FPGA職業(yè)規(guī)劃
◆ 免費(fèi)頒發(fā)證書：嵌入式《FPGA系統(tǒng)設(shè)計工程師證書》◆ |
第一階段：FPGA硬件設(shè)計工程師 |
◆課程目標(biāo)
- 職場定位：Hardware Development Engineer for FPGA
- 本期目標(biāo)：FPGA系統(tǒng)設(shè)計是現(xiàn)在熱門的嵌入式系統(tǒng)設(shè)計領(lǐng)域之一。和DSP和ARM系統(tǒng)設(shè)計相比，F(xiàn)PGA系統(tǒng)設(shè)計更接近底層硬件電路，因此清晰的硬件系統(tǒng)概念在FPGA設(shè)計中起著至關(guān)重要的作用。一個精通硬件電路原理的工程師，可以更快的進(jìn)入FPGA系統(tǒng)的邏輯設(shè)計工作，而且可以設(shè)計出更適合硬件實現(xiàn)的HDL代碼。本階段學(xué)習(xí)目標(biāo)是掌握FPGA硬件電路的基本知識、設(shè)計方法和調(diào)試技巧，并熟練掌握FPGA開發(fā)的軟件環(huán)境，為將來的邏輯設(shè)計工作打好基礎(chǔ)。
| 序號 |
課程名稱 |
課程內(nèi)容 |
掌握要求 |
| 1 |
FPGA開發(fā)環(huán)境
（QuartusII） |
本課程從零起點，講解QuartusII軟件開發(fā)系統(tǒng)的功能和安裝方法，詳細(xì)介紹QuartusII下的基本操作、管理配置和編輯器。
通過實驗，掌握QuartusII軟件環(huán)境中代碼輸入、編譯、仿真、下載和調(diào)試的方法和技巧。 |
精通 |
| 2 |
硬件描述語言入門
（Verilog HDL） |
硬件描述語言（HDL）是FPGA設(shè)計中重要的基礎(chǔ)。本課程將從零開始，通過大量編程實例重點講解Verilog HDL語言的基本語法，常用語句和典型結(jié)構(gòu)等知識。 |
精通 |
| 3 |
FPGA硬件電路設(shè)計基礎(chǔ) |
本課程主要讓學(xué)員了解FPGA系統(tǒng)的硬件電路設(shè)計，通過對典型系統(tǒng)的拆解分析，掌握FPGA硬件小系統(tǒng)設(shè)計的關(guān)鍵知識點。 |
掌握 |
|
第二階段：FPGA/IC邏輯設(shè)計工程師 |
| ● 課程目標(biāo)
- 職場定位：Logic Design Engineer for FPGA/IC
- 本期目標(biāo)：參加本期培訓(xùn)的學(xué)員應(yīng)該掌握Verilog HDL硬件語言編程技巧，具備FPGA系統(tǒng)設(shè)計的硬件基礎(chǔ)知識。邏輯設(shè)計是FPGA設(shè)計和IC設(shè)計中重要的一部分，也是就業(yè)面很廣的一部分。本期學(xué)習(xí)的主要目標(biāo)是精通FPGA和IC的邏輯設(shè)計，精通FPGA開發(fā)流程，強(qiáng)化學(xué)員對硬件描述語言（Verilog
HDL）的理解和編碼調(diào)試的能力，同時掌握復(fù)雜FPGA系統(tǒng)的結(jié)構(gòu)設(shè)計方法。
| 序號 |
課程名稱 |
課程內(nèi)容 |
掌握要求 |
| 4 |
Verilog
HDL語言高級編程技術(shù) |
HDL語言編程FPGA系統(tǒng)開發(fā)中重要的一部分，也是就業(yè)面廣的方向。本課程的主要目標(biāo)是精通FPGA/IC的邏輯程序設(shè)計，精通Verilog
HDL開發(fā)環(huán)境，強(qiáng)化學(xué)員對Verilog HDL的理解和編碼調(diào)試的能力，包括系統(tǒng)仿真驗證、測試臺程序設(shè)計、任務(wù)、函數(shù)、有限狀態(tài)機(jī)以及并行流水結(jié)構(gòu)的設(shè)計。 |
精通 |
| 5 |
基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計 |
數(shù)據(jù)采集領(lǐng)域是FPGA主要的應(yīng)用領(lǐng)域，
本課程將教會學(xué)員如何從零開始設(shè)計一個基于FPGA的數(shù)據(jù)采集系統(tǒng)，內(nèi)容包括AD芯片的選擇、FPGA芯片選型、硬件電路設(shè)、FPGA采集程序設(shè)計和調(diào)試等。 |
掌握 |
| 6 |
基于FPGA的數(shù)字信號處理系統(tǒng)設(shè)計 |
數(shù)字信號處理是FPGA的一個新興的應(yīng)用領(lǐng)域，F(xiàn)PGA可以替換傳統(tǒng)的DSP芯片或者高性能的CPU來完成數(shù)字信號的處理算法。本課程將教會學(xué)員在FPGA芯片上從零開始構(gòu)建一個高性能的數(shù)字信號處理系統(tǒng)。內(nèi)容包括算法的優(yōu)化策略和方法、在線調(diào)試等整個流程。 |
了解 |
| 7 |
基于FPGA的SoPC系統(tǒng)設(shè)計 |
介紹基于FPGA的SoPC系統(tǒng)相關(guān)概念及開發(fā)流程，掌握NIOSII軟核處理器的構(gòu)建和裁減方法以及NIOSII下軟件設(shè)計流程。了解NIOSII外設(shè)驅(qū)動涉及到的關(guān)鍵技術(shù)點，并重點學(xué)習(xí)用戶自定義指令設(shè)計和自定義外設(shè)的驅(qū)動開發(fā)。 |
掌握 |
|
|
第三階段：FPGA系統(tǒng)設(shè)計工程師 |
● 課程目標(biāo)
- 職場定位：FPGA System Design Engineer
- 本期目標(biāo)：參加本期培訓(xùn)的學(xué)員應(yīng)該掌握FPGA應(yīng)用開發(fā)和系統(tǒng)開發(fā)能力。本期學(xué)習(xí)的主要目標(biāo)是掌握基于FPGA的產(chǎn)品開發(fā)從需求分析到詳細(xì)設(shè)計整個過程的開發(fā)內(nèi)容，深入掌握Verilog
HDL程序開發(fā)技巧，能夠熟練的根據(jù)時序設(shè)計出電路。通過實際項目案例，可以對學(xué)員知識薄弱環(huán)節(jié)進(jìn)行重點加強(qiáng)。目前學(xué)員在嵌入式學(xué)院可完成的真實項目包括：高速PCI數(shù)據(jù)采集卡、視頻信號捕捉測試卡、視頻圖像處理芯片原型，學(xué)員可在嵌入式學(xué)院學(xué)習(xí)期間獨(dú)立完成其中一個項目，其他項目可在結(jié)業(yè)后完成，學(xué)院提供相關(guān)源碼和文檔。
-
| 序號 |
課程名稱 |
課程內(nèi)容 |
掌握要求 |
| 8 |
FPGA項目實踐 |
本課程將通過一個真實完整的項目案例，讓學(xué)員了解真實項目的開發(fā)流程，讓學(xué)員知道如何將所學(xué)知識應(yīng)用到項目開發(fā)中。本課程將模擬真實項目的管理過程，培養(yǎng)學(xué)員項目團(tuán)隊協(xié)同開發(fā)能力，項目文檔編寫能力和新知識的學(xué)習(xí)能力，為下一步就業(yè)做好知識上和心理上的充分準(zhǔn)備。目前學(xué)員在嵌入式學(xué)院可完成的真實項目包括：高速PCI數(shù)據(jù)采集卡、視頻信號捕捉測試卡、視頻圖像處理芯片選型
，學(xué)員可在嵌入式學(xué)院學(xué)習(xí)期間獨(dú)立完成其中一個項目，其他項目可在結(jié)業(yè)后完成。 |
掌握 |
|
第四階段 FPGA視頻圖像處理開發(fā)工程師 |
第一部分 FPGA 視頻/圖像的采集、顯示和傳輸
1. 硬件設(shè)計
1.1 LCD接口
1.2 AD/DA接口
1.3 音頻
1.4
網(wǎng)口
1.5 串口
1.6 ps2接口
1.7 VGA口
1.8 視頻輸入輸出
2、Verilog代碼設(shè)計
2.1 LCD時序控制
2.2 視頻采集和處理
2.3 網(wǎng)口verilog設(shè)計
2.4 音頻Verilog設(shè)計
2.5 VGA verilog設(shè)計
3.
視頻/圖像采集的流程
第二部分 視頻/圖像FPGA高級開發(fā)技巧
1. 前仿真技巧
2. 后仿真技巧
3. SignalTapII邏輯分析儀的使用技巧
第三部分 Sopc技術(shù)在視頻/圖像處理中的應(yīng)用
1. SOPC的組成及設(shè)計思想
2. SOPC開發(fā)工具的使用
3. 運(yùn)用SOPC進(jìn)行圖像處理軟硬件開發(fā)設(shè)計
3.1 運(yùn)用SOPC進(jìn)行圖像處理軟核CPU設(shè)計
3.2 運(yùn)用SOPC進(jìn)行圖像處理硬件設(shè)計
3.3 運(yùn)用SOPC進(jìn)行圖像處理程序設(shè)計
第四部分 視頻/圖像處理、網(wǎng)絡(luò)傳輸項目實戰(zhàn)
1、方案功能設(shè)計：視頻圖像采集、處理、網(wǎng)絡(luò)傳輸、音頻處理
2、方案硬件設(shè)計：網(wǎng)口、 LCD、視頻口、音頻口等
3、方案軟件設(shè)計
第五部分 數(shù)碼相框FPGA設(shè)計項目實戰(zhàn)
1、方案功能設(shè)計：實現(xiàn)一個數(shù)碼相框的功能，能循環(huán)播放圖片，可以通過觸摸屏設(shè)定播放速度，
可以翻閱存在SD卡中的相片。
2、硬件設(shè)計：LCD,觸摸屏，SD卡接口等
3、軟件設(shè)計：LCD驅(qū)動，觸摸屏驅(qū)動，SD卡驅(qū)動，JPEG圖像編解碼，屏幕界面構(gòu)建和動作構(gòu)建等。
|
第五階段 FPGA工程項目實戰(zhàn)強(qiáng)化 |
| 該課程將講解和實踐FPGA從建模到PCB實現(xiàn)的工業(yè)過程。具體包括，從需求到FPGA的建模，IO端口電平標(biāo)準(zhǔn)，OCT，F(xiàn)PGA的專用電路，JTAG，如何設(shè)計FPGA的配置電路，高速信號的處理，SSN，SI和EMI，PCB的高速電路設(shè)計，BGA器件的扇出，文檔編寫。通過練習(xí)，學(xué)員將完成一個完整的FPGA工程設(shè)計，包括硬件，固件和軟件和文檔部分。硬件部分包括原理圖設(shè)計，多層電路板設(shè)計和高速電路設(shè)計；固件部分包括HDL建模工程以及對應(yīng)的驗證工程；軟件部分包括必要的上位機(jī)編碼；文檔部分包括產(chǎn)品使用說明書和產(chǎn)品設(shè)計報告和產(chǎn)品測試報告。該課程的目的：學(xué)員將能夠參與或完成FPGA工程；能夠提供規(guī)范的原理圖，能夠正確的進(jìn)行PCB設(shè)計，能夠編寫完整的文檔，為企業(yè)提供具有完整實現(xiàn)能力和再實現(xiàn)能力的現(xiàn)代工程師。 |
第六階段 FPGA項目案例畢業(yè)設(shè)計 |
FPGA項目案例畢業(yè)設(shè)計將設(shè)計并實現(xiàn)一個真實和完整FPGA項目的開發(fā)流程，涉及方向為通信、數(shù)據(jù)采集、軟件無線電、圖像與視頻處理等方面。要求學(xué)員將前面所學(xué)知識融入運(yùn)用到實際項目開發(fā)中，培養(yǎng)學(xué)員的團(tuán)隊開發(fā)和協(xié)同工作能力，強(qiáng)化學(xué)員完成標(biāo)準(zhǔn)設(shè)計文檔能力，為以后的工作打下堅實基礎(chǔ)。
通過真實產(chǎn)品的項目案例培訓(xùn)，使學(xué)員更有競爭力，跨入高薪名企！ |
主站蜘蛛池模板：
亚洲第一网站
|
伊人久久综合
|
99久久99|
欧美日韩中文在线观看
|
国产免费一区
|
日韩精品在线视频
|
亚洲欧美精品在线观看
|
欧美日韩综合
|
免费视频成人国产精品网站
|
天天视频成人
|
国产99久久|
亚洲精品视频二区
|
成人国产一区二区三区精品麻豆
|
亚洲在线高清
|
国产三级电影网站
|
热re99久久精品国产99热
|
在线观看中文字幕一区二区
|
97热在线
|
91精品国产自产精品男人的天堂
|
日韩羞羞
|
国产综合精品一区二区三区
|
日日草夜夜草
|
特黄色一级毛片
|
一级毛片视频在线
|
成人性生交大片免费看中文带字幕
|
亚洲精品久久久一区二区三区
|
国产电影一区二区
|
成人av免费|
9久9久9久女女女九九九一九
|
色综网
|
成人精品一区二区三区
|
中文字幕日韩欧美一区二区三区
|
国产一区二区不卡
|
91美女在线
|
国产一区二区三区在线免费观看
|
日韩国产在线
|
久久综合av
|
欧美无乱码久久久免费午夜一区
|
欧美一二三区
|
av在线播放免费
|
99久久免费精品国产免费高清
|
